- 相關(guān)推薦
基于VXI總線的四通道智能化任意波發(fā)生器的研制
摘要：介紹了一種基于VXI總線的四通道智能化任意波發(fā)生器及波形調(diào)制模塊。本模塊采用DSP+FPGA實現(xiàn)智能控制，應(yīng)用先進(jìn)的DDS（直接數(shù)字頻率合成器）技術(shù)產(chǎn)生任意波，輸出波形可加載波進(jìn)行調(diào)制；本模塊具有四個獨立的通道，相互之間進(jìn)行電氣隔離，可輸出幅度連續(xù)可調(diào)的電壓和電流信號。關(guān)鍵詞：VXI DDS 任意波發(fā)生器 調(diào)制
VXI總線是VMEbus extensions for Instrumentation的縮寫。VXI主機(jī)箱有13個插槽，其中，零槽控制器為系統(tǒng)的管理者。VXI模塊根據(jù)其本身的性質(zhì)、特點和所支持的通信規(guī)程可以分為寄存器基、消息基、存儲器和擴(kuò)展模塊四種類型。每個模塊的地址空間有A16、A16/A24和A16/A32三種類型。
本文介紹利用DDS（直接數(shù)字頻率合成器）技術(shù)實現(xiàn)具有任意波發(fā)生以及調(diào)幅功能的模塊。與傳統(tǒng)的頻率合成技術(shù)相比，DDS技術(shù)具有很多優(yōu)點：頻率切換時間短、工作頻率范圍寬、頻率分辨率高、相位變化連續(xù)和容易對輸出信號實現(xiàn)調(diào)制等。一些公司先后推出了各種各樣的DDS專用芯片，這些DDS專用芯片為電路設(shè)計提供了很大方便，但是并不能滿足所有要求。例如，在實現(xiàn)調(diào)頻及調(diào)幅等復(fù)雜功能時，利用現(xiàn)有的DDS專用芯片就會很不方便。利用可編程邏輯器件（CPLD）或現(xiàn)場可編程門陣列（FPGA）實現(xiàn)DDS具有很大的靈活性，能夠很好地滿足電路設(shè)計要求。
1 DDS基本原理
DDS在基本原理框圖如圖1所示。它主要由標(biāo)準(zhǔn)參考頻率源、相位累加器、波形存儲器、數(shù)/模轉(zhuǎn)換器、低通平滑濾波器等構(gòu)成。其中，參考頻率源一般是一個高穩(wěn)定度的晶體振蕩器，其輸出信號用于DDS中各部件同步工作。DDS的實質(zhì)是對相位進(jìn)行可控等間隔的采樣。
相位累加器的結(jié)構(gòu)如圖2所示。它是實現(xiàn)DDS的核心，由一個N位字長的加法器和一個由固定時鐘脈沖取樣的N位相位寄存器組成。將相位寄存器的輸出和外部輸入的頻率控制字K作為加法器的輸入，在時鐘脈沖到達(dá)時，相位寄存器對上一個時鐘周期內(nèi)相位加法器的值與頻率控制字K之和進(jìn)行采樣，作為相位累加器在此刻時鐘的輸出。相位累加器輸出的高M(jìn)位作為波形存儲器查詢表的地址，從波形存儲器中讀出相應(yīng)的幅度值送到數(shù)/模轉(zhuǎn)換器。
當(dāng)DDS正常工作時，在標(biāo)準(zhǔn)參考頻率源的控制下，相位累加器不斷進(jìn)行相位線性累加（每次累加值為頻率控制字K），當(dāng)相位累加器積滿時就會產(chǎn)生一次溢出，從而完成一個周期性的動作，這個周期就是DDS合成信號的頻率周期。輸出信號波形的頻率為：
顯而易見，當(dāng)K=1時輸出最小頻率，即頻率分辨率為fmin=fc/2N。式中，fout為輸出信號頻率；K為頻率控制字；N為相位累加器字長；fc為標(biāo)準(zhǔn)參考頻率源工作頻率。
2 波形發(fā)生器模塊的實現(xiàn)
[1] [2] [3] [4]
【基于VXI總線的四通道智能化任意波發(fā)生器的研制】相關(guān)文章：
基于VXI總線的高速風(fēng)洞脈動壓力測試與分析系統(tǒng)04-27
基于VXI總線的旋翼試驗等角度數(shù)據(jù)采集系統(tǒng)設(shè)計05-02
基于APCI總線的電子調(diào)節(jié)器檢測儀研制04-26
基于dsp的正弦波信號發(fā)生器課程設(shè)計05-01
燃?xì)獍l(fā)生器絕熱層研制04-29
基于PCI總線的多路數(shù)據(jù)總線接口設(shè)計與實現(xiàn)04-28
VXI總線系統(tǒng)及在固體發(fā)動機(jī)地面試驗中的應(yīng)用04-28
最新高端函數(shù)/任意波形發(fā)生器集成豐富功能04-27