硬件工程師面試題

　　在學(xué)習(xí)、工作中，我們最少不了的就是試題了，試題可以幫助參考者清楚地認(rèn)識(shí)自己的知識(shí)掌握程度。那么一般好的試題都具備什么特點(diǎn)呢？以下是小編幫大家整理的硬件工程師面試題，僅供參考，大家一起來看看吧。

　　硬件工程師面試題 1

　　數(shù)字電路

　　1、同步電路和異步電路的區(qū)別是什么？(仕蘭微電子)

　　2、什么是同步邏輯和異步邏輯？(漢王筆試)

　　同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。

　　3、什么是"線與"邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？(漢王筆試)

　　線與邏輯是兩個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件上，要用oc門來實(shí)現(xiàn)，由于不用 oc門可能使灌電流過大，而燒壞邏輯門。 同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。

　　4、什么是Setup 和Holdup時(shí)間？(漢王筆試)

　　5、setup和holdup時(shí)間,區(qū)別.(南山之橋)

　　6、解釋setup time和hold time的定義和在時(shí)鐘信號(hào)延遲時(shí)的變化。(未知)

　　7、解釋setup和hold time violation，畫圖說明，并說明解決辦法。(威盛VIA2003上海筆試試題 )

　　Setup/hold time 是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間是指觸發(fā) 器的時(shí)鐘信號(hào)上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿(如上升沿有效)T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setup time.如不滿足setup time,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。 保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果hold time 不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。

　　建立時(shí)間(Setup Time)和保持時(shí)間(Hold time)。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信 號(hào)需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。如果不滿足建立和保持時(shí)間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會(huì)出現(xiàn) metastability的`情況。如果數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過建立和保持時(shí) 間，那么超過量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。

　　8、說說對(duì)數(shù)字邏輯中的競(jìng)爭(zhēng)和冒險(xiǎn)的理解，并舉例說明競(jìng)爭(zhēng)和冒險(xiǎn)怎樣消除。(仕蘭微 電子)

　　9、什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？(漢王筆試)

　　在組合邏輯中，由于門的輸入信號(hào)通路中經(jīng)過了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致叫競(jìng)爭(zhēng)。產(chǎn)生毛刺叫冒險(xiǎn)。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。

　　10、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？(漢王筆試)

　　常用邏輯電平：12V，5V，3.3V;TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。

　　11、如何解決亞穩(wěn)態(tài)。(飛利浦-大唐筆試)

　　亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無法預(yù)測(cè)該單元的輸出電平，也無法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。

　　12、IC設(shè)計(jì)中同步復(fù)位與 異步復(fù)位的區(qū)別。(南山之橋)

　　13、MOORE 與 MEELEY狀態(tài)機(jī)的特征。(南山之橋)

　　14、多時(shí)域設(shè)計(jì)中,如何處理信號(hào)跨時(shí)域。(南山之橋)

　　15、給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范圍。(飛利浦-大唐筆試)

　　Delay < period - setup – hold

　　16、時(shí)鐘周期為T,觸發(fā)器D1的建立時(shí)間最大為T1max，最小為T1min。組合邏輯電路最大延遲為T2max,最小為T2min。問，觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件。(華為)

　　17、給出某個(gè)一般時(shí)序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決定最大時(shí)鐘的因素，同時(shí)給出表達(dá)式。(威盛VIA 2003.11.06 上海筆試試題)

　　18、說說靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。(威盛VIA 2003.11.06 上海筆試試題)

　　19、一個(gè)四級(jí)的Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào) 如何改善timing。(威盛VIA2003.11.06 上海筆試試題)

　　20、給出一個(gè)門級(jí)的圖，又給了各個(gè)門的傳輸延時(shí)，問關(guān)鍵路徑是什么，還問給出輸入，使得輸出依賴于關(guān)鍵路徑。(未知)

　　硬件工程師面試題 2

　　1.微機(jī)計(jì)算機(jī)硬件系統(tǒng)中最核心的部件是

　　A.主板

　　B.CPU

　　C.內(nèi)存儲(chǔ)器

　　D.I/O設(shè)備

　　2.為解決某一特定問題而設(shè)計(jì)的指令序列稱為

　　A.文檔

　　B.語言

　　C.程序

　　D.系統(tǒng)

　　3.下列關(guān)于系統(tǒng)軟件的四條敘述中，正確的一條是

　　A.系統(tǒng)軟件與具體應(yīng)用領(lǐng)域無關(guān)

　　B.系統(tǒng)軟件與具體硬件邏輯功能無關(guān)

　　C.系統(tǒng)軟件是在應(yīng)用軟件基礎(chǔ)上開發(fā)的

　　D.系統(tǒng)軟件并不具體提供人機(jī)界面

　　4.下列幾種存儲(chǔ)器中,存取周期最短的是

　　A.內(nèi)存儲(chǔ)器

　　B.光盤存儲(chǔ)器

　　C.硬盤存儲(chǔ)器

　　D.軟件盤存儲(chǔ)器

　　5.微型計(jì)算機(jī)鍵盤上的Shift鍵稱為

　　A.回車換行鍵

　　B.退格鍵

　　C.換檔鍵

　　D.空格鍵

　　6.計(jì)算機(jī)能直接識(shí)別和執(zhí)行的語言是

　　A.機(jī)器語言

　　B.高級(jí)語言

　　C.匯編語言

　　D.數(shù)據(jù)庫語言

　　7.與十進(jìn)制數(shù)254等值的二進(jìn)制數(shù)是

　　A.11111110

　　B.11101111

　　C.11111011

　　D.11101110

　　8.下列術(shù)語中,屬于顯示器性能指標(biāo)的是

　　A.速度

　　B.可靠性

　　C.分辨率

　　D.精度

　　9.在計(jì)算機(jī)領(lǐng)域中通常用MIPS來描述

　　A.計(jì)算機(jī)的'運(yùn)算速度

　　B.計(jì)算機(jī)的可靠性

　　C.計(jì)算機(jī)的可運(yùn)行性

　　D.計(jì)算機(jī)的可擴(kuò)充性

　　10.在下列四項(xiàng)中,不屬于OSI(開放系統(tǒng)互連)參考模型七個(gè)層次的是

　　A.會(huì)話層

　　B.數(shù)據(jù)鏈路層

　　C.用戶層

　　D.應(yīng)用層

　　參考答案:

　　1-5BCAAC

　　6-10AACAC

　　硬件工程師面試題 3

　　1、以下說法不正確的是(B )。

　　A、任務(wù)可以有類型說明 B、任務(wù)可以返回一個(gè)數(shù)值

　　C、任務(wù)可以有形參變量 D、任務(wù)是一個(gè)無限循環(huán)

　　2、用圖形點(diǎn)陣的方式顯示一個(gè)16*16點(diǎn)陣漢字需要(B )字節(jié)。

　　A、8

　　B、32

　　C、16

　　D、64

　　3、下列描述不屬于RISC計(jì)算機(jī)的特點(diǎn)的是(C)。

　　A.流水線每周期前進(jìn)一步。

　　B.更多通用寄存器。

　　C.指令長(zhǎng)度不固定，執(zhí)行需要多個(gè)周期。

　　D.獨(dú)立的Load和Store指令完成數(shù)據(jù)在寄存器和外部存儲(chǔ)器之間的傳輸。

　　4、存儲(chǔ)一個(gè)32位數(shù)0x2168465到2000H～2003H四個(gè)字節(jié)單元中，若以大端模式存儲(chǔ)，則2000H存儲(chǔ)單元的內(nèi)容為( D)。

　　A、0x21

　　B、0x68

　　C、0x65

　　D、0x02

　　5、μCOS-II中對(duì)關(guān)鍵代碼段由于希望在執(zhí)行的`過程中不被中斷干擾，通常采用關(guān)中斷的方式，以下X86匯編代碼正確而且不會(huì)改變關(guān)中斷之前的中斷開關(guān)狀態(tài)的是(D)

　　A. 先CLI、執(zhí)行關(guān)鍵代碼、再STI

　　B. 先STI、執(zhí)行關(guān)鍵代碼、再CLI

　　C. 先POPF、CLI、執(zhí)行關(guān)鍵代碼、再PUSHF

　　D. 先PUSHF、CLI、執(zhí)行關(guān)鍵代碼、再POPF。

　　6、RS232-C串口通信中，表示邏輯1的電平是(D )。

　　A、0v

　　B、3.3v

　　C、+5v～+15v

　　D、-5v～-15v

　　7、 ARM匯編語句“ADD R0, R2, R3, LSL#1”的作用是(A)。

　　A. R0 = R2 + (R3 << 1)

　　B. R0 =( R2<< 1) + R3

　　C. R3= R0+ (R2 << 1)

　　D. (R3 << 1)= R0+ R2

　　8、IRQ中斷的入口地址是( C)。

　　A、0x00000000

　　B、0x00000008

　　C、0x00000018

　　D、0x00000014

　　9、 S3C2420X I/O口常用的控制器是(D)。

　　A.端口控制寄存器(GPACON-GPHCON)。

　　B.端口數(shù)據(jù)寄存器(GPADAT-GPHDAT)。

　　C.外部中斷控制寄存器(EXTINTN)。

　　D.以上都是。

　　10、實(shí)時(shí)操作系統(tǒng)中，兩個(gè)任務(wù)并發(fā)執(zhí)行，一個(gè)任務(wù)要等待其合作伙伴發(fā)來信息，或建立某個(gè)條件后再向前執(zhí)行，這種制約性合作關(guān)系被成為(A)。

　　A. 同步

　　B. 互斥

　　C. 調(diào)度

　　D. 執(zhí)行

　　硬件工程師面試題 4

　　1、若R1=2000H，(2000H)=0x28，(2008H)=0x87，則執(zhí)行指令LDR R0，[R1，#8]!后R0的值為(D )。

　　A. 0x2000

　　B. 0x28

　　C. 0x2008

　　D. 0x87

　　2、寄存器R15除了可以做通用寄存器外，還可以做( A)

　　A. 程序計(jì)數(shù)器

　　B. 鏈接寄存器

　　C. 堆棧指針寄存器

　　D. 基址寄存器

　　3、嵌入式系統(tǒng)有硬件和軟件部分構(gòu)成，以下(C)不屬于嵌入式系統(tǒng)軟件。

　　A. 系統(tǒng)軟件

　　B. 驅(qū)動(dòng)

　　C. FPGA編程軟件

　　D. 嵌入式中間件

　　4、μCOS-II操作系統(tǒng)屬于(B)

　　A、順序執(zhí)行系統(tǒng)

　　B、占先式實(shí)時(shí)操作系統(tǒng)

　　C、非占先式實(shí)時(shí)操作系統(tǒng)

　　D、分時(shí)操作系統(tǒng)

　　5、ARM指令集是( B)位的。

　　A. 16

　　B. 32

　　C. 8

　　D. 24

　　6、假設(shè)R1=0x31，R2=0x2 則執(zhí)行指令A(yù)DD R0,R1,R2 LSL #3 后，R0的'值是( C)

　　A. 0x33

　　B. 0x34

　　C. 0x39

　　D. 0x38

　　7、ARM寄存器組有(C )個(gè)狀態(tài)寄存器

　　A、7

　　B、32

　　C、6

　　D、37

　　8、Unicode編碼與(A)編碼方式兼容。

　　A、ASCII碼

　　B、GBK

　　C、GB2312

　　D、區(qū)位碼

【硬件工程師面試題】相關(guān)文章：

硬件工程師面試題大全10-22

硬件巨頭Intel筆試面試題目10-03

常見的硬件筆試面試題目參考07-03

硬件巨頭Intel筆試面試題目08-16

硬件工程師述職報(bào)告07-24

硬件工程師筆試經(jīng)驗(yàn)10-13

硬件工程師簡(jiǎn)歷模板08-15

硬件工程師求職簡(jiǎn)歷09-12

硬件工程師面試試題06-22